

7.7 总线上信息的传送方式

考纲定位：计算机组成原理 · 第 7 章 总线（7.7） | 重要度 ★★★ | 常见考法：选择题（并行/串行/并串行/分时、同步串行/异步串行、编码方式）

一句话核心：总线信息传送按线数与时序分为并行、串行、并串行、分时；串行又分同步、异步、高速串行

一、四种传送方式总览





方式	线数	核心特征	适用
并行传送	多条数据线	同一时刻传多个比特	短距离、高速、设备速度相近

方式	线数	核心特征	适用
串行传送	单条线或一对差分线	逐位传输	长距离、抗干扰、减少线数
并串行传送	并行源 + 串行线路	并行数据转串行发送，接收端串并转换	长距离传输并行数据
分时传送	同一组线分时复用	不同信号/部件分时使用总线	减少线数、共享总线


二、串行传送

2.1 同步串行



同步串行通信

SPI时序模式	时钟空闲电平	数据输入（采样）边沿	数据输出（切换）边沿
0	低	上升沿	下降沿
1	低	下降沿	上升沿
2	高	下降沿	上升沿
3	高	上升沿	下降沿




为了兼容不同芯片对时钟空闲时的电平（高或低）和一个时钟周期内采样与发送的动作顺序（先采样还是先发送）的两种不同设计要求，2×2的组合便产生了四种模式。



能画出SPI时序模式1~3各自的时序图吗?


- 收发双方使用同一个时钟信号，按约定的时钟边沿采样/发送
- 以 SPI 为例，按“时钟空闲电平（高/低）”和“数据采样边沿（上升沿/下降沿）”组合，共有 4 种时序模式
- 同一模式内，数据输入在一种边沿采样，数据输出在相反的边沿切换，保证建立/保持时间
- 优点：协议简单、无需起始/停止位，效率较高
- 缺点：需要额外的时钟线；时钟偏移和布线长度限制传输距离



同步串行通信


应用组件	应用组件的作用	说　明	与CPU/芯片组之间的通信
BIOS/UEFI固件芯片（NOR Flash）	存储与启动	存储计算机开机必备的系统固件。	SPI总线
可信平台模块	硬件安全	提供加密和密钥存储的TPM安全芯片。	
超级I/O芯片	管理传统接口	集中管理串口、并口、键盘、鼠标等低速接口的管理芯片。	
温度/电压传感器	系统监控监测	遍布主板，实时监测CPU、GPU等关键部件的温度和供电电压。	I²C总线
内存SPD芯片（EEPROM）	存储内存配置	存储内存条的时序、容量等参数。	
风扇控制器	智能散热管理	根据传感器数据，动态调节各风扇转速。	

同步串行的问题



- 时钟与数据一起传输，时钟偏移会压缩采样窗口
- 距离越长、频率越高，时钟和数据到达接收端的时间差越大
- 因此同步串行适合短距离、板内通信，长距离高速传输需要改用高速串行（源同步/嵌入式时钟）

2.2 异步串行




- 没有公共时钟信号，收发双方靠字符帧格式同步
- 一个字符帧通常包括：起始位、数据位、校验位、停止位
- 接收端检测起始位的下降沿，随后在每一位的中间采样；每个字符独立重新同步
- 常见标准：RS-232-C、RS-485
- 优点：不需要时钟线，适合长距离、低成本通信

- 缺点：起始位/停止位/校验位带来额外开销，传输效率低于同步串行

同步串行 vs 异步串行

维度	同步串行	异步串行
时钟	公共时钟线	无公共时钟，靠起始位同步
同步单位	连续比特流/数据块	每个字符
开销	小	起始/停止/校验位开销
距离	短	长
典型	SPI、I2C	RS-232-C、RS-485

2.3 高速串行



- 高速串行通信一般采用源同步或嵌入式时钟
- 当传输多个连续 1（长时间高电平）或多个连续 0（长时间低电平）时，会产生直流平衡问题：比特 1/0 分布不均导致信号基线漂移及接收方时钟同步丢失，从而引发数据解调错误
- 编码的核心目标
  - 保证时钟恢复：数据流中有足够的跳变
  - 维持直流平衡：所传输的 1 和 0 的数量基本保持一致
  - 在上述两点基础上，传输开销不能太大，即编码效率要高
- 常见编码：8b/10b、64b/66b、128b/130b

总线上信息的传送方式

并行传送

串行传送

并串行传送

分时传送

对比维度	8b/10b 编码	64b/66b 编码	128b/130b 编码
实现机制	固定码表映射	加扰 + 同步头	加扰 + 同步头
如何限制连续位	通过码表设计，确保每个 10bit 符号内部及符号连接处最大连续相同比特不超过 5 位。	使用伪随机加扰器。通过多项式运算将数据逻辑随机化，使长连 0/1 在概率上极难出现。	同样使用加扰器。数据块越长，加扰后的统计学分布越均匀，更难出现长连电平。
直流平衡手段	运行不平衡度：每个数据有两个映射版本（1多或0多），发送端根据电平积压情况动态切换。	统计平衡：加扰后的比特流中 0 和 1 的比例在宏观上趋近于 50%，实现自然的直流平衡。	统计平衡：利用自同步加扰算法，确保长数据块在传输过程中电平分布长期均衡。
物理层开销	25% (每 8bit 原始数据需传输 10bit)	约 3.125% (每 64bit 原始数据需传输 66bit)	约 1.56% (每 128bit 原始数据需传输 130bit)
编码效率（传输效率）	80%	96.875%	98.46%
边界同步方式	特定控制字符 (Comma)：如 K28.5，具有唯一的电平特征，用于接收端识别字节边界。	2位同步头：固定为 01 (数据) 或 10 (控制)，不参与加扰，便于快速锁定。	2位同步头：机制同64b/66b，但在物理层逻辑上针对更高速率进行了优化。
典型应用	PCIe 1.0/2.0, USB 3.0, SATA	10G/40G 以太网, USB 3.1/3.2	PCIe 3.0 及以上, USB4

编码	编码效率	开销	典型应用
8b/10b	80%	20%	PCIe 1.0/2.0、USB 3.0、SATA
64b/66b	约 97%	约 3%	PCIe 3.0 及以上、万兆以太网
128b/130b	约 98.5%	约 1.5%	PCIe 3.0 及以上

总线上信息的传送方式

并行传送

串行传送

并串行传送

分时传送

总线标准	同步方式	总线宽度 (位)	传输方向	总线时钟频率 (参考)	编码效率	总线带宽 (单向)
PCIe 1.0	自同步 时钟信号编码在数据流中	1	全双工	2.5 GHz	8bit/10bit	250 MB/s
PCIe 4.0 x16		1 × 16（通道）	全双工	16 GHz	128bit/130bit	31.5 GB/s
IEEE1394b		1	半双工	4 GHz	8bit/10bit	400 MB/s
USB 3.0		1	半双工	5 GHz	8bit/10bit	500 MB/s
SATA-3		1	半双工	6 GHz	8bit/10bit	600 MB/s
SPI (高速模式)	同步 单独一条时钟线传输时钟信号	1	全双工	50 MHz	无	6.25 MB/s
I2C (快速模式)		1	半双工	400 kHz	无 未考虑： ● 起始/停止位 ● 应答位 ● 地址位与读写位	50 KB/s
I2C (高速模式)		1	半双工	3.4 MHz		425 KB/s


- 高速串行通过差分传输、CDR（时钟数据恢复）和多通道并发（PCIe x1/x4/x8/x16）提高带宽
- 与并行总线相比：线数少、抗干扰强、传输距离长、带宽可扩展

三、并串行传送

- 发送端把并行数据转换为串行数据，在一条线路（或一对差分线）上传输；接收端再串并转换

- 目的：减少线数、延长传输距离
- 代价：并串/串并转换开销，串行传输时间较长
- 与纯串行的区别：数据源是并行的，只是传输过程串行化；与纯并行的区别：最终只占用少量线路
- 典型场景：远距离传输并行数据、FPGA/芯片间高速接口的 SerDes

四、分时传送



- 总线复用：地址线/数据线复用，分时传送地址和数据，减少信号线数量
- 多部件共享总线：集中式仲裁中的计数器定时查询方式，是最典型的分时传送
- 例：地址/数据复用总线，先传地址（锁存），再传数据；需要锁存器和时序控制
- 优点：减少线数、降低成本
- 缺点：传输周期变长，控制复杂

五、易错辨析

易混点	核心区分
并行 vs 串行	并行多条线同时传多个比特；串行单条线/差分线逐位传
同步串行 vs 异步串行	同步有公共时钟；异步靠起始位/停止位按字符同步
并串行 vs 串行	并串行是“并行数据源 → 串行线路传输”，本质是并串转换
分时传送 vs 并行/串行	分时是“同一组线分时复用”，不是按线数分类
8b/10b 的开销	20%（10 位传 8 位有效数据）
高速串行为什么要编码	保证跳变密度（时钟恢复）+ 直流平衡 + 控制开销
同步串行为什么距离短	时钟与数据一起传，时钟偏移压缩采样窗口

六、考法透视

常见题型

- 判断某种传送方式属于并行/串行/并串行/分时
- 给 SPI 时序，判断采样边沿/时钟极性
- 给异步串行帧格式，判断起始位/数据位/停止位
- 比较同步串行与异步串行
- 判断 8b/10b、64b/66b 的编码效率与开销
- 判断地址/数据复用属于哪种传送方式

常见设错点

1. 认为异步串行完全不需要时钟（接收端仍有自己的采样时钟）
2. 认为并串行就是并行（实际是并行转串行）
3. 认为分时传送是并行传送的一种（实际是按时间复用同一组线）
4. 把 8b/10b 的效率记成 10/8=125%（实际 80%）
5. 认为同步串行一定比异步串行快（短距离可以，长距离受时钟偏移限制）

七、知识关联

- 前置：7.2 总线的概述——分类（并行/串行、同步/异步）
- 后续：7.8 系统总线的结构（不同层次总线的传送方式）
- 跨章：7.6 总线定时 的同步/异步通信；计网物理层的编码与传输
- 全章导航：7.0 导航与术语